본문바로가기 상단주메뉴 바로가기

KETEP 세계에너지시장정보

닫기
닫기

에너지원별 주요 특허

특허명 중국) Solar cell and manufacturing method thereof
국가 [중국]  출원인 Zhejiang Jinko Solar Co., Ltd.(CN)
우선권 번호 CN 2023-10172661 우선일 2023.02.22
출원번호 EP 2023-189628 출원일 2023.08.04
등록번호 EP 4421879 B1 특허 등록일 2025.02.19
패밀리특허 US 12183841 B2, KR 2741653 B1, JP 2024-119744 A, JP 7427833 B1, EP 4421879 B1, CN 116581174 A, CN 115985981 B, AU 2023210662 B2 IPC H01L-031/0216 H01L-031/0747 H01L-031/18 H01L-031/0224
산업구분 [태양에너지]  등록일 2025.11.27
태양전지, 그 제조방법 및 광전지 모듈이 제공된다. 본 발명에 따른 태양 전지는, 서로 대향하는 제1 면 및 제2 면을 포함하는 반도체 기판; 상기 제1 면 위에 형성되는 에미터층 및 제1 패시베이션막; 상기 제2 면 위에 형성되는 터널링층; 상기 터널링층 위에 형성되며 금속화 영역에 대응하여 상기 터널링층과 상기 위상차층 사이에 위치하는 제1 도핑 도전층 및 위상차층; 상기 터널링층 위에 형성되며 비금속화 영역의 상기 터널링층 및 상기 위상차층을 덮고, 상기 제2 도핑 도전층 내의 도핑 원소가 상기 제1 도핑 도전층으로 이동하는 것을 지연시키는 제2 도핑 도전층; 상기 제2 도핑 도전층 위에 형성되는 제2 패시베이션막; 및 상기 제2 도핑 도전층과 컨택하며, 상기 에미터와 컨택하는 제1 전극을 포함한다.
특허 원문 발췌
제목 :
Solar cell and manufacturing method thereof
독립항 :
A solar cell (100), comprising: a semiconductor substrate (1), the semiconductor substrate (1) including a first surface and a second surface arranged opposite to each other; an emitter (2) and a first passivation layer (3) formed over the first surface of the semiconductor substrate (1); a tunneling layer (4) formed over the second surface of the semiconductor substrate (1); a first doped conductive layer (5) and a retardation layer (6) formed on a surface of the tunneling layer (4), wherein the first doped conductive layer (5) is located between the tunneling layer (4) and the retardation layer (6), and the first doped conductive layer (5) and the retardation layer (6) correspond to a metallization region; a second doped conductive layer (7) formed over the surface of the tunneling layer (4), the second doped conductive layer (7) covering the tunneling layer (4) in a non-metallization region and the retardation layer (6), wherein a doping concentration of the second doped conductive layer (7) is greater than a doping concentration of the first doped conductive layer (5), and the retardation layer (6) is configured to retard migration of a doped element in the second doped conductive layer (7) to the first doped conductive layer (5); a second passivation layer (8) formed over a surface of the second doped conductive layer (7); and a second electrode (10) penetrating through the second passivation layer (8) to form contact with the second doped conductive layer (7) and a first electrode (9) penetrating through the first passivation layer (3) to form contact with the emitter (2).
쿠키를 지원하지 않는 브라우저이거나 브라우저 설정에서 쿠키를 사용하지 않음으로 설정되어 있는 경우 사이트의 일부 기능(로그인 등)을 이용할 수 없으니 유의해 주시기 바랍니다.